CatchBEST SCZGE SCZE130M/C-GEHD 1.3MP USB2.0 Smart Camera Digital Industrial

Cù u prugressu tecnicu in FPGA, a piattaforma SoC FPGA basata in ARM integra un processore ARM rinfurzatu, FPGA persunalizabile, cuntrolli di memoria è periferiche, chì permettenu à e camere industriali tradiziunali è a combinazione di sistemi di PC cambià à una camera intelligente compatta cù funzioni di cattura d'imagine, prucessu, analizà è trasmette.A miniaturizazione, distribuita, in rete è sistema di visione intelligente integrata altamente integrata hè diventata una tendenza di u futuru.

A nostra ultima camera intelligente di a serie SCZGE adopta l'ultima piattaforma SoC programmabile Zynq-7000 di Xilinx, chì hè basatu annantu à un prucessu tecnicu 28nm, integra strettamente u processore ARM è u framework FPGA.L'unità PS hà un altu rendiment è e caratteristiche di cunsumu d'energia di dual-core ARMCortex-A9 MPCore;L'unità PL hà finu à unità logica 74K è unità di processazione hardware 160 DSP;1 GB di memoria DDR3 integrata è 4 GB eMMC.A camera intelligente di a serie SCZGE pò risponde à i stretti requisiti di acquisizione HD di visione industriale, trasfurmazioni in tempu reale à alta velocità, struttura compatta è alta affidabilità.

À u stessu tempu, a camera hà diverse interfacce periferiche, GigE, RS232, HDMI, carta TF, GPIO, etc., cù a versione customizata di linux kernel v4.0.0 chì hè liberata in 2015 è l'interfaccia SDK d'acquisizione d'imaghjini integrata, a camera. pò simplificà u prucessu di sviluppu di l'applicazioni visuali, adattà à l'applicazioni di u campu industriale cumplessu è cambiante.Inoltre, cù Vivado HLS, un strumentu d'accelerazione hardware chì hè furnitu da Xilinx, pò cunvertisce l'algoritmi di trasfurmazione di l'imaghjini parallelizable C / C ++ di l'utilizatori in lingua di descrizzione hardware VHDL o Verilog è utilizate l'FPGA in u sistema per accelerà l'hardware è ottimisimu u sistema. prestazione.